公共文化服务平台

搜索到387篇“ SDRAM控制器“的相关文章

SDRAM控制器子系统的源同步分区: 本公开涉及SDRAM控制器子系统的源同步分区。本公开的系统或方法可提供可编程逻辑架构和与可编程逻辑架构通信地耦合的存储器控制器。该系统或方法还包括经由存储器控制器与可编程逻辑架构耦合的物理层和IO电路和从与物理层和IO电...; 特伦斯·玛吉杰弗里·舒尔茨

面向硬件仿真器的DDR3 SDRAM控制器软核验证平台研究: 在硬件设计技术迅猛发展的当下，片上系统级芯片(SoC)以其体积小、功耗低和可拓展性等独特特点，成为集成电路设计的主流趋势。片上系统内部集成了处理器、总线、信号处理、存储器等模块，能够提供多样化的解决方案。整个系统的性能与...; 刘畅; 关键词：硬件仿真器动态随机存取存储器

MCU芯片DDR SDRAM控制器设计与实现: 内存，硬盘，CPU是计算机经典架构中的三大元素。MCU(MicrocontrollerUnit)单片机则是一种将CPU、内存和硬盘集成在一起的芯片，存储器类似于大脑中的记忆，没有它的话计算机无法进行长效的工作。而内存是用...; 刘镇洲; 关键词：中央处理器内存控制器低功耗设计逻辑层

一种SDR-SDRAM控制器及其控制方法: 本申请涉及一种SDR‑SDRAM控制器及其控制方法。该方法通过增设长度可配置数据缓存，用户能够根据需求配置缓存数据块的大小与一次SDRAM突发请求的数据块大小相同，从而根据用户需求精确的控制一次SDRAM突发请求的数据块...; 陈俊杰韩智毅

一种SDR-SDRAM控制器及其控制方法: 本申请涉及一种SDR‑SDRAM控制器及其控制方法。该方法通过增设长度可配置数据缓存，用户能够根据需求配置缓存数据块的大小与一次SDRAM突发请求的数据块大小相同，从而根据用户需求精确的控制一次SDRAM突发请求的数据块...; 陈俊杰韩智毅

一种SDRAM控制器的设计电路被引量：2: 2022年; 针对以太网映射器芯片中以太网链路和HDLC链路之间存在不同速率数据链路通信的相互转换问题,文中提出一种SDRAM控制器的设计方案并采用Verilog HDL来实现。在该设计电路中,仲裁器处理以太网链路和HDLC链路与SDRAM之间的数据传送请求,以太网模块将接收到的数据写入IN_FIFO缓冲区,仲裁器负责将IN_FIFO中的数据导入SDRAM。在约定信息速率(CIR)控制器的作用下,仲裁器将SDRAM中的数据写入OUT_FIFO缓冲区,HDLC模块将OUT_FIFO中的数据读出。采用双缓存模块的设计对写入与读出的数据进行缓存,既可减少资源消耗又能够提高SDRAM的读写速率;同时增设CIR控制器来控制从SDRAM中读出的以太网数据是否采用规定的速率。结果表明,文中设计的电路输入数据与输出数据完全一致,能够很好地解决不同数据链路在进行数据交互时的吞吐量差异问题。; 黄海生党成李鑫叶小艳; 关键词：SDRAM控制器双缓存以太网数据

基于FPGA的DDR3 SDRAM控制器设计被引量：9: 2022年; 存储器控制器技术研究对于大幅降低处理器访问存储器带来的时间延迟、缓解“存储墙”问题有着十分重要的意义,常规的依赖MIG IP核设计的存储器控制器难以进行访存延迟的测试。文中选取MT41K128M16JT型号DDR3 SDRAM,基于FPGA设计DDR3 SDRAM控制器的控制模块。首先研究DDR3 SDRAM的工作原理及状态转换图;接着将控制模块划分为初始化模块、刷新模块、状态产生模块、状态控制模块四部分,使用Verilog语言进行RTL级代码实现,找到关键的时序延迟接口;最后在ModelSim中完成DDR3 SDRAM控制器控制模块的仿真。仿真结果表明,初始化、刷新等模块的输出波形满足设计的时序要求,写入的数据与读出的数据一致,可有效实现对DDR3 SDRAM初始化、刷新、写、读功能的控制。DDR3 SDRAM控制器底层代码的编写为访存延迟的测试提供了可能。; 黄姣英赵如豪王琪高成; 关键词：控制器设计仿真测试

DDR3 SDRAM控制器协同仿真平台设计研究: 随着硬件设计技术的飞速发展,片上系统(System on Chip,So C)级芯片凭借其体积小、功耗低、成本低等特点,成为芯片设计的一种趋势。So C芯片内部集成了存储器、处理器、总线、信号采集及转换器、特定芯核等模块...; 陈豪顺; 关键词：控制器

基于AHB总线的SDRAM控制器的设计: 随着集成电路产业的高速发展，车载微控制器(MCU)已成为推动汽车电子发展的关键技术。与此同时中央处理器(CPU)作为MCU的核心部件，其指令和数据处理能力得到了大幅度提升，使之对存储器提出了更高的要求。同步动态随机存储器...; 张敏; 关键词：SDRAM AHB总线控制器

基于FPGA的SDRAM控制器设计被引量：2: 2021年; 为满足图像传输领域大容量存储高速率传输的需求,设计了一种基于FPGA(Field Programmable Gate Array)的SDRAM(Synchronous Dynamic Random Access Memory)控制器。通过研究SDRAM的基本原理,使用QUARTUS II开发软件,完成了SDRAM的初始化、刷新以及读写等操作。利用Modelsim软件实现了对SDRAM控制器的仿真与调试。最终将程序烧录到FPGA开发板上,通过串口调试助手打印SDRAM中写入的数据,结果表明该控制器能够对SDRAM进行精确的数据读写操作,具有较高的稳定性和可靠性,可根据需求运用到不同的工程中。; 洪志伟曾庆立陈雯婷; 关键词：FPGA SDRAM控制器高速率传输稳定性

相关作者