搜索到1163篇“ 并行总线“的相关文章
全部数字资源类型
相关度排序
一种基于并行总线扩展EMMC接口的方法
本发明属于嵌入式系统设计技术领域，具体涉及一种基于并行总线扩展EMMC接口的方法。设置可移植的并行总线扩展EMMC接口逻辑电路，以实现并行总线与EMMC芯片的EMMC接口之间的通信；本发明开发一种基于Verilog语言实...
孙志勇齐亚磊房磊
一种高低速并行总线的轨道交通设备安全通信方法及系统
本发明公开了一种高低速并行总线的轨道交通设备安全通信方法及系统，涉及轨道交通设备通信技术领域，包括：响应于列车设备控制指令，基于高速并行总线接口对其进行翻译，获取高速并行总线信息并进行加密传输；对高速并行总线信息进行解析...
范莹莹徐成闻周旭东江翱飞
基于并行总线的控制电路及具备该控制电路的键盘
本申请涉及键盘控制电路技术领域，涉及基于并行总线的控制电路及具备该控制电路的键盘，其方案要点在于：包括主控模块以及多组副控单元，所述主控模块包括多个连接端，每个所述连接端通过一SPI总线并联至少一组所述副控单元，以使多个...
谢军谭国伟丁安池
一种并行总线的偏斜校准方法、设备及介质
本申请公开了一种并行总线的偏斜校准方法、设备及介质，涉及通信技术领域，方法包括：通过处理器接收来自上位机的指令和测试数据，将指令发送至控制器，并通过控制器对指令进行解析，以输出控制信号；将控制信号和测试数据输入至PAD端...
赵前程赵鑫鑫姜凯
并行总线链路训练方法、装置、电子设备以及存储介质
本申请实施例提供了一种并行总线链路训练方法、装置、电子设备、计算机可读存储介质及计算机程序产品，涉及集成电路技术领域。该方法包括：获取待调整并行总线的单位时间间隔，基于预设的相位调整窗口划分单位时间间隔，获取多个时钟阶段...
张一凡刘祥超郑勇飞贾蓟宁
可去时钟线高速并行总线同步逻辑设计
本发明公开了PLC技术领域的可去时钟线高速并行总线同步逻辑设计，包括发送端和接收端；所述发送端包括各类协议、校验码的附加、多数据线嵌入时钟式编码部分和并行数据信号发送部分；所述接收端包括数据线边沿检测部分、或门开关产生锁...
张浩腾
并行总线中继方法、系统、装置、存储介质及电子设备
本公开提供了一种并行总线中继方法、系统、装置、存储介质及电子设备，涉及移动网络技术领域。该方法包括：将发送端总线输出的多个源信息比特序列编排成多个长度相同的第一待编码子段；对第一待编码子段进行第一子段变换处理，得到第二待...
庄永昌
基于并行总线的控制电路及具备该控制电路的键盘
本申请涉及键盘控制电路技术领域，涉及基于并行总线的控制电路及具备该控制电路的键盘，其方案要点在于：包括主控模块以及多组副控单元，所述主控模块包括多个连接端，每个所述连接端通过一SPI总线并联至少一组所述副控单元，以使多个...
谢军谭国伟丁安池
一种并行总线抗干扰的数字滤波方法
本发明涉及一种并行总线抗干扰的数字滤波方法，包含以下步骤：S1：利用FPGA或CPLD的总线采样时钟采样干扰信号，并在测试引脚上输出该干扰信号；S2：根据干扰信号宽度和采样时钟周期确定滤波位数；S3：对所述干扰信号进行滤...
张涛刘志江唐俊
一种工业并行总线仲裁的时间分片动态管理方法及系统
本说明书实施例提供了一种工业并行总线仲裁的时间分片动态管理方法，其特征在于，包括：主机通过硬件对从机发起周期同步时钟信号，确定通信信号周期T；所述通信信号周期T包括管理帧周期Toff和过程数据传输周期Ton；在管理帧周期...
戴爱明杨更新
加载更多 ∨

相关作者

彭来湖
作品数：428被引量：272H指数：8
供职机构：浙江理工大学
研究主题：选针器 纱线 圆纬机 控制系统 选针
郑高群
作品数：36被引量：40H指数：4
供职机构：四川大学
研究主题：录波器 总线 并行总线 分布系统 母板
钟睿
作品数：41被引量：13H指数：2
供职机构：四川大学
研究主题：录波器 总线 并行总线 分布系统 绝缘
周维
作品数：38被引量：34H指数：3
供职机构：四川大学
研究主题：录波器 总线 并行总线 分布系统 母板
李尚柏
作品数：55被引量：78H指数：6
供职机构：四川大学
研究主题：录波器 总线 DSP 并行总线 分布系统