搜索到2605 篇“ 处理器设计 “的相关文章
一种面向嵌入式场景的可定制化RISC-V架构处理器 设计 方法 处理器 设计 方法。本设计 方案面向日益复杂的嵌入式场景，适用于有限资源且具备启动复杂操作系统的能力。本方案对基于处理器 流水线的定制化方案进行了两种分类，针对不同类别分别...基于RISC-V的IDEA协处理器 设计 2025年 处理器 ,并对算法核进行改进,将用辗转相除法求模乘逆元换成了基于费马小定理的实现方式,在此基础上组成了异构计算的RISC-V SOC。与无扩展指令的IDEA加解密相比,IDEA的运算速度提升了319倍,在联华28 nm工艺下,其面积是14977μm^(2),吞吐率可达740 Mbps,最大时钟频率可达104 MHz。IDEA协处理器 在时钟频率100 MHz下,数据吞吐率可达116.364 Mbps。关键词：协处理器 IDEA算法 基于动态时序裕量压缩的高性能处理器 设计 2025年 设计 方法根据静态时序分析得到的关键路径确定工作频率,但是关键路径并不是每个周期都会被激发,在关键路径和实际激发路径之间存在动态时序裕量。为此,提出了一种基于指令级时序裕量压缩的高性能处理器 设计 方法,旨在最大化压缩动态时序裕量从而获得性能提升。搭建了时序分析平台自动化获取指令时序;设计 了一种时序编码策略,在不增加硬件开销的基础上将时序信息通过指令编码传递到硬件,并在硬件层设计 了时序译码及仲裁电路,根据指令时序编码相应调节时钟周期,从而实现了指令级动态时序裕量压缩。在一款基于RISC-V指令集的超标量处理器 上完成所提方法的仿真验证,结果表明,相比传统设计 方法,通过该方法最高可获得31%的性能提升。关键词：高性能 处理器 高轨遥感卫星数传处理器 设计 与验证 2025年 处理器 设计 。采用高可靠数据接口、高保真图像压缩、多文件存储管理、自适应速率控制等多项关键技术,以较低的硬件资源开销实现了多个设备间高速遥感数据的无误码交换,具有更优的图像压缩性能,在不增加额外硬件资源配置的前提下可支持多个任务的并行开展,并使传输通道的有效帧效率达到100%。文章提出的设计 ,高效实现了高轨遥感卫星的数据处理 与传输需求,显著提升了高轨遥感卫星的应用效能。一种异构多核系统动态调度协处理器 设计 2025年 设计 并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器 ,采用了片上缓存、任务输出的多级写回管理、任务自动映射、通讯任务乱序执行等机制。实验结果表明,该动态调度协处理器 不仅能够实现任务级乱序执行等基本设计 目标,还具有极低的调度开销,相较于基于动态记分牌算法的调度器,运行多个子孔径距离压缩算法的时间降低达17.13%。研究结果证明文章设计 的动态调度协处理器 能够有效优化目标场景下的任务调度效果。关键词：动态调度 编程模型 片上网络 基于RISC-V扩展指令的车牌识别协处理器 设计 2025年 设计 了一种基于蜂鸟E203 RISC-V处理器 的车牌识别系统,并采用改进的基于八方向的Sobel算子高精度边缘检测算法,在达芬奇PRO开发板上搭建系统进行硬件实现。实验结果表明,该系统识别正确率为97%,平均识别时间在46 ms左右,具有较高的识别准确率和实时性,与传统的车牌识别系统相比,该系统具有较高性价比。关键词：车牌识别 边缘检测 面向教学的RISC_SPM处理器 设计 与验证 2025年 处理器 实验教学的需求,文章设计 了一款面向教学用途的RISC_SPM微处理器 ,优化资源利用和执行效率。处理器 采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活性不足的问题,为实验者提供了创新空间。设计 过程中使用Verilog语言,支持多种寻址方式,具备完善的指令系统,能够执行一般微处理器 的功能操作,满足实验教学中的实际需求并提升学生的实践能力和创新意识,为科研工作奠定了良好的基础。关键词：精简指令集 现场可编程逻辑门阵列 FPGA 基于CNN的PPA约束驱动处理器 设计 方法 处理器 设计 方法，先构建由处理器 设计 范式，采样模块，EDA工具模块，PPA预测模块以及PPA约束驱动的处理器 设计 生成模块组成的基于CNN的PPA约束驱动处理器 设计 系统。采样模块对处...基于CNN的PPA约束驱动处理器 设计 方法 处理器 设计 方法，先构建由处理器 设计 范式，采样模块，EDA工具模块，PPA预测模块以及PPA约束驱动的处理器 设计 生成模块组成的基于CNN的PPA约束驱动处理器 设计 系统。采样模块对处...基于解耦方法的可配置MIPS微处理器 设计 2024年 处理器 的设计 是为了满足通用应用的需求,因此可能无法充分适应特定领域或特定任务的要求,缺乏灵活性,所以在某些特定任务下,提供的不是最优的性能。针对该问题,本文设计 了一种可配置的微处理器 ,通过模块解耦的方法选择是否添加CP0相关模块的微处理器 架构,使该微处理器 在是否可以实现异常指令、特权态指令两种架构中进行切换,并且可以优化资源利用、降低功耗和减少成本。同时,可以广泛地应用在使用轻量级微处理器 的场景中。关键词：解耦 可配置 MIPS 微处理器设计
相关作者
王永文 作品数：339 被引量：45 H指数：4 供职机构：国防科学技术大学 研究主题：处理器 寄存器 微处理器 操作数 硬件开销 隋兵才 作品数：221 被引量：24 H指数：2 供职机构：国防科学技术大学 研究主题：寄存器 操作数 微处理器 处理器 硬件开销 孙彩霞 作品数：201 被引量：21 H指数：3 供职机构：国防科学技术大学 研究主题：寄存器 操作数 微处理器 硬件开销 处理器 郭辉 作品数：134 被引量：0 H指数：0 供职机构：国防科学技术大学 研究主题：寄存器 操作数 处理器 硬件开销 微处理器 黄立波 作品数：201 被引量：51 H指数：4 供职机构：国防科学技术大学 研究主题：寄存器 操作数 硬件开销 处理器 微处理器
